This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problems Mailbox.

(54) CONVERSION CIRCUIT FOR SETE CHANGE DISPLAY

(11) 2-128241 (A) (43) 16.5.1990 (19) JP


(21) Appl. No. 63-281298 (22) 9.11.1988

(71) NEC CORP (72) HIROTAKE HIYOUDOU

(51) Int. Cl5. G06F11/30,G06F3/14

PURPOSE: To independently perform only a state change conversion processing and to improve a processing speed by performing bit conversion by means of hardware.

CONSTITUTION: When a conversion control signal 8 is detected, a state change conversion address generation circuit 1 generates a conversion address based on a state change table 2 and a conversion address table 3, and outputs the address to a state change conversion circuit 4, which performs logical operation by the logical operation condition of a conversion table 6 and a present state table address to be referred, and decides color information of a display memory 7. The decision performs bit conversion by hardware. Then, color information is written in the display memory 7 based on the display memory address of the conversion table 6. Thus, only the state change conversion processing can independently be performed and the processing can be performed at a high speed.




5: present state table

(54) BUS CONTROL CIRCUIT

- (11) 2-128242 (A) (43) 16.5.1990 (19) JP
- (21) Appl. No. 63-283321 (22) 8.11.1988
- (71) NEC IBARAKI LTD (72) TAKUMI YAMAZAKI
- (51) Int. Cl⁵. G06F11/30,G06F13/00

PURPOSE: To immediately detect injustice bus transfer by setting to be errors except for a case when the relation of bus drive signals and bus load signals shows 0:0 (no bus transfer), 1:1 or 1:n.

CONSTITUTION: When more than two of the bus drive signals 2d-6d are simultaneously turned on in a bus congestion detection circuit 9, when only one of the bus drive signals 2d-6d is turned on and all the bus load signals 2l-6l are turned off, furthermore, when more than one of the bus load signals 2l-6l are turned on and all the bus drive signals 2d-6d are turned off, namely, when the ON-relation of the bus drive signals 2d-6d and the bus load signals 2l-6l is not 1:n (n=1-5), an error interruption signal 10 is generated for a micro program control unit 2 and it is inserted into a micro program sequence. Thus, injustice data transfer can immediately be detected.




1: bus, 3: interface unit, 4: cache unit, 5: prefetch unit, 6: operation performance unit

(54) CPU HISTORY CIRCUIT FOR PARALLEL COMPUTER

- (11) 2-128243 (A) (43) 16.5.1990 (19) JP
- (21) Appl. No. 63-281308 (22) 9.11.1988
- (71) AGENCY OF IND SCIENCE & TECHNOL (72) HIDEO MIYAKE
- (51) Int. Cl5. G06F11/34,G06F15/16

PURPOSE: To efficiently debug and evaluate a parallel computer by storing the collection of histories with respect to the performance of respective CPU and simultaneously starting the collection of the histories by means of clock control.

CONSTITUTION: In respective CPUs 1-3 of the parallel computer system, history memory means 6 store contents showing the performance states of respective CPUs 1-3, and access means 7 store addresses which access the history memory means 6 and change the addresses. History collection simultaneous start means 8 simultaneously perform the write control of write data into the history memory means 6 in all CPUs 1-3 and the address start of the access means 7. Thus, the efficiency of debugging and evaluation in the parallel computer can be improved.



19 日本国特許庁(JP)

⑩特許出願公開

⑫ 公 開 特 許 公 報 (A)

平2-128243

®Int. Cl. 5

識別配号

庁内整理番号

❷公開 平成2年(1990)5月16日

G 06 F 11/34

450 D

7343-5B 6745-5B

審査請求 有 請求項の数 5 (全7頁)

60発明の名称

並列計算機のCPUヒストリ回路

②特 顧 昭63-281308

②出 類 昭63(1988)11月9日

@発明者 三宅 英雄

神奈川県川崎市中原区上小田中1015番地 富士通株式会社

内

⑪出 顋 人 工 業 技 術 院 長 東京都千代田区霞が関1丁目3番1号

明 報 書

1. 発明の名称

並列計算機のCPUヒストリ回路

2. 特許請求の範囲


1) 複数のCPU(1, 2, 3) が共選バス (4) を介してメインメモリ(5) に接続される 並列計算機システムの各CPUにおいて、


各CPUの実行状態を示す内容を格納するヒストリメモリ手段(6)と、

前配ヒストリメモリ手段(6)をアクセスする アドレスを格納するとどもにそのアドレスを変化 させるアクセス手段(7)と、

前記複数の前記CPU内にあるヒストリメモリ 手段(6)への書き込みデータの書き込み制御、 及び前記アクセス手段(7)のアドレス開始を同 時に行うヒストリ収集同時開始手段(8)を有す ることを特徴とする並列計算機のCPUヒストリ 回路。

- 2) 前記ヒストリ収集同時開始手段(8)は、前記ヒストリメモリ手段(6)の書き込みと、アクセス手段(7)の先頭アドレスのセッティングを共通クロックによって同時に行うことを特徴とする請求項1記載の並列計算機のCPUヒストリ回路。
- 3) 前記ヒストリ収集同時閉始手段(8)は、各 C P U内に入力するクロック信号とヒストリメモリ手段(16)がヒストリを収集するか否アンドをと記憶するフラグ信号とのアンドをとる制御を計画路(21)を設け、前記フラグの値を制御することにより、前記アクセス手段(7)の値を所定値にリセットし、その後、前記クロック信号を前記フラグ信号の制御によって供給しヒストリ回路。
- 4) 前記ヒストリ収集同時開始手段(3)は前記フラグ信号の制御により前記クロック信号の前記アンド国路(21)からの出力を一旦停止してから前記アクセス手段(7)をリセットすること





5) 複数のCPU(1, 2, 3···)が共通 パス(4)を介してメインメモリ(5)接続される並列計算機システムの各CPUにおいて、

各CPUの実行状態を示す内容を格納するヒストリメモリ手段(6)と、

前記ヒストリメモリ手段をアクセスするアドレスをセットするアドレスレジスタ手段(17)と、前記アドレスレジスタ手段(17)の内容を変更し、アドレスカウンタを形成するインクリメン

前記複数のCPU内にあるヒストリメモリ手段 (6)への書き込みデータの書き込み制御、及び 前記アドレスレジスタのアドレス開始を同時に行 うヒストリ収集同時開始手段(8)を有すること を特徴とする並列針算機のCPUヒストリ回路。

3. 発明の詳細な説明

(概要)

CPU内の実行のヒストリをヒストリメモリに 収集するための並列計算機のCPUヒストリ回路 に関し、

各CPUの実行に対するヒストリの収集をヒストリメモリに格納し、クロック制御によりヒストリの収集を同時に開始することを可能とすることを目的とし、

複数のCPUが共通バスを介してメインメモリに接続される並列計算機システムの各CPUにおいて、各CPUの実行状態を示す内容を格納するとストリメモリ手段と、前記ヒストリメモもになりでするアドレスを変化させるアクセス手段と、前記CPU内にあるヒストリメモリ手段への表を込みデータの書き込み制御、及び前記アクセス時間のアドレス開始を同時に行うヒストリ収集同時間的手段を有するように構成する。

〔産業上の利用分野〕

タ手段(18)と、

本発明は、共通バスに複数のCPUが接続されている並列計算機システムに係り、更に詳しくは CPU内の実行のヒストリをヒストリメモリに収集するための並列計算機のCPUヒストリ回路に 関する。


並列計算機の性能を評価する場合等において、各 CPUがどのような命令をどの時点で実行してい るかというヒストリをヒストリメモリに格納し、 そのヒストリメモリの内容を適当な時間に表示す ることが重要となる。


(従来の技術)

従来このような並列計算機においては、各CPU内にあるローカルメモリを用いて各CPUが実行した命令を記録し、各ローカルメモリに格納された命令集合を適当な時間に収集し、それを解析することにより各CPUのヒストリの収集を行っている。

(発明が解決しようとする課題)

従来この種の並列計算機のヒストリ収集方式は、 各CPU内にあるローカルメモリを用いていたため、デバック時あるいは評価時において、ヒストリの収集を統一的に表示装置に表示することが困難となり、従って各CPUの実行状態を観察する





本発明は各CPUの実行に対するヒストリの収集をヒストリメモリに格納し、クロック制御によりヒストリの収集を同時に開始することを可能とすることを目的とする。

(課題を解決するための手段)

第1図は本発明の原理プロック図である。

複数のCPU1.2.3が共通バス4を介してメインメモリ5に接続される並列計算機システは、の各CPUにおいて、ヒストリメモリ手段6は、各CPUの実行状態を示す内容を格納し、クセス手段7は、ヒストリメモリ手段6をアドレスを格納するとともにそのアドレスをを関始手段8は、すべての前記CPU内にあるすべてのとストリメでものの書き込みデータの書き込み制御、及び前記アクセス手段7のアドレス開始を同時に行うことを特徴とする。

タを格納する。ヒストリメモリ 1 6 の内容はヒストリデータの読み出し時に出力され、例えばサービスプロセッサ 1 9 等に共通バス 1 4 を介して入力され、ヒストリの内容を表示装置 2 0 を介して観測する。

CPU-1、CPU-2・・・CPU-Nの各 CPUは間期クロックCLK-1、CLK-2・ ・・CLK-Nによって同期し、その各クロック がアドレスレジスタ17の更新に対する同期クロックとなっている。また、各アドレスレジスタ17の更新に対しスレジスク17のは今ではクリア信号CLR-1、CLR-2・・・さんなり、とストリメモリ16の0番地の指定と・・CLR-Nは1のときアドレスレジスタ17(PTR-Nは1のときアドレスレジスタ17(PTR-1、PTR-2、・・・PTR-N)することになる。


クロック信号CしKー1、CLKー2、・・・

〔作 用〕

本発明では共通バスに接続された複数のCPUの各CPU内にヒストリメモリ6を有し、各ヒストリメモリ6のヒストリの収集をクロック制御により同時に開始する。

(実施例)

CしK-Nは対応するヒストリメモリ17への書 き込み、及び対応するアドレスレジスタ16ヘイ ンクリメンタ18の出力のセッティングを指示す るものである。クロック信号CLK-1、CLK - 2 . · · · C L K - N が 1 のときヒストリメモニ リ16及びアドレスレジスタPTR-1, PTR -2. ···PTR-Nへ入力の信号を書き込む ことになる。この第1の実施例においてはまず、 クリア信号CLR-1, CLR-2, ···CL R-NによりアドレスレジスタPTR-1, PT R-2.・・・PTR-Nの値をOにする。そし てクロック信号CLK-1、CLK-2、・・・ CLK-Nによりヒストリメモリ16 (HS-1, HS-2, ··· HS-N) にヒストリが記録さ れ、インクリメンタ18 (ADD-1, ADD-2, ··· ADD-N)により1が加算される。 この動作を続ければ、ヒストリメモリ16(HS - 1、 H S - 2、 · · · H S - N) の 0 番地から 1ずつアドレスがカウントアップされ、そのとき に各クロック周期においてメインメモリ15へ入



力されるメインメモリのアナリーの内容がヒストリのアナスに、 L R トリスに、 L R トリのアウム L R トリーム M は B は B に C L M は B に C L M は B に C L M

第3図は本発明の構成の第2の実施例図である。 同図において第2図と同じ記号のものは同じ番号 が示されている。16はヒストリメモリ、17は アドレスレジスタ、18はアドレスレジスタ17 の内容をインクリメントするインクリメンタ、1 5は共過メモリで、14は共通パスである。第2 の実施例においては、各CPU内にあるヒストリメモリ16(HS-1、HS-2、・・・HS-N)のヒストリの収集を同時に開始するクロック 制御を効率よく行うために、クロック信号 びフラグ がの値のアンドをとるアンド団路 2 1 及びフラグをセットするフリップフロップ 2 2 はヒストリを収集しないことを示す。

フラグフリップフロップ 2 2 に入力する信号はせっト信号とリセット信号であり、セット信号でありではいまる信号で、リセット信号でありでは対応するフラグの値を 0 にする信号である。このフラグフリップフロップ 2 2 においては、初期時においてフリップフロップ F L A G ー 1. P L A G ー 2. ・・・F L A G ー N の値はすべて 0 にし、クリア信号C L R ー 1. C L R ー 2. ・・・C L R ー N によりアドレスレジスタ P T R ー 1. P T R ー 2. ・・・P T R ー N の値を 0 にする。

従って、ヒストリメモリHS-1、HS-2、・ ・・HS-Nに供給されるクロック信号は一旦停 止する。従ってヒストリメモリの指定される書地 は0となる。これがヒストリの収集開始の指示で ある。それからフラグの値を1にするためのセッ ト信号SET-1, SET-2, · · · SET-Nを各CPU-1, CPU-2, ···CPU-Nに入力し、フラグの値を1にする。それ以後、 クロック信号CLK-1, CLK-2, ···C しK-Nにより、ヒストリメモリHS-1. HS - 2 . · · · H S - N に メインメモリのプログラ ムカウンタの値が書き込まれてヒストリがとられ、 同じクロック周期において、インクリメンタAD D-1, ADD-2、···ADD-Nが1加算 され次のクロックにおいてアドレスレジスタPT R-1、PTR-2、···PTR-Nの内容が 1だけ加算されることになる。この動作を繰り返 すことにより、各クロック周期においてヒストリ メモリHS-1、HS-2、・・・HS-Nに入 力されるプログラムカウンタの内容がヒストリメ

モリHS-1、HS-2、・・・HS-Nの指定されるアドレスに格納される。このようにフラグとクロックとのアンド団路AND-1、AND-2、・・・AND-Nを設置し、クロックを停止した後、フラグをセットし、それ以後入力されるクロック信号によってヒストリメモリHS-1、HS-2、・・・HS-Nにプログラムカウンクの内容をセットすることにより、異なるCPU間のヒストリ収集開始時刻を同一にすることが可能となる。

従ってCPU間のヒストリ内容の比較ができることになり、これによりCPU間の動作関係を調べることが可能となる。なお、ヒストリメモリ16の内容の収集は適当な時刻においてヒストリメモリ16から読み出され、パスを介してサービスプロセッサ19に与えられ、サービスプロセッサ19に接続されたディスプレイ表示装置20上に各CPUの内容を表示装置に表示することにより、ヒストリが観測することが可能となる。

なお、第3図の実施例においてリセット信号R

特開平2-128243 (5)

S E T - 1. R S E T - 1. ・・・R S E T - N とクリア信号 C L R - 1. C L R - 2. ・・・ C しR - N を岡一信号を用いることにより、フラグ フリップフロップ 2 2 とアドレスレジスタ 1 7 を 同時にリセットしてもよい。

第4図は本発明によるヒストリ収集の表示形式でPU-1、CPU-2、CPU-3は0から6をでのクロック周期において第4図に示すように0クロック目ではCPU-1が実行され、1クロック目においてもCPU-1、2クロック目とではCPU-1からCPU-3まではおいてCPU-2が実行され、クロック周期6においてCPU-2が実行され、クロック周期6においてCPU-2とCPU-3が同時に実行されることが示されている。

このように本発明では各ヒストリメモリのヒストリ収集を同時に開始するようにクロック制御を行っているために並列計算機の各CPU間のヒス

トリメモリの内容を比較することができ、CPU間の動作関係を調べることが可能で、デバック時における各CPUのヒストリの内容あるいは、並列計算機の並列度に対する評価結果をヒストリメモリの内容により観測することが可能となる。

(発明の効果)

本発明によれば、異なるCPU間のヒストリ収集開始時刻が同一になるため、CPU間のヒストリ内容の比較ができ、さらにCPU間の動作関係を調べることが可能となり、並列計算機のデバック及び評価の効率を向上することができる。

4. 図面の簡単な説明

第1図は本発明の原理ブロック図、

第2図は本発明の構成の第1の実施例の構成図、 第3図は本発明の構成の第2の実施例の構成図、

第4 図は本発明によるヒストリ収集の表示形式 を示すタイミング図である。

4・・・共通バス、

5・・・メインメモリ、

6・・・ヒストリメモリ手段、


7・・・アクセス手段、


8・・・ヒストリ収集同時開始手段.

	CPU-I	CPU-2	CPU-3
0			
1			
2			
3			
4			
5			
6			

特許出願人 工業技術院長 飯塚 幸三

特別平2-128243 (6)






本発明の構成の第1の実施例の構成図 第 2 図



特開平2-128243(7)



本発明の構成の第2の実施例の構成図 第 3 図